Arteris、マルチダイ／チップレットベースアーキテクチャへの業界移行を加速

カリフォルニア州キャンベル, Sept. 16, 2026 (GLOBE NEWSWIRE) -- AI時代のイノベーションを加速する半導体技術のリーディングプロバイダーであるArteris, Inc.（Nasdaq: AIP）は本日、マルチダイ製品ポートフォリオの拡充を発表しました。これにより半導体メーカーは、AI、高性能コンピューティング（HPC）、およびコンシューマー・エレクトロニクス向けアプリケーションにおいて、システム内のデータ移動方式を一から見直すことなく、モノリシックなシステムオンチップ（SoC）設計からチップレットベース・アーキテクチャへ移行できるようになります。

AIコンピューティングの要求に対応するため、半導体メーカーによるマルチダイ・アーキテクチャの採用が進んでいます。現在、各社は単一ダイの実用的なサイズ限界を超えるシステムを構築し、個々のチップレットを異なるプロセス技術に合わせて最適化するとともに、システムを複数のダイに分割しています。これにより新たな課題が生じます。従来は1つのSoC内部で行われていた通信が、性能、効率性、予測可能なトラフィック動作を維持しながら、物理的なチップ境界を越える必要があります。

Arterisは、ネットワークオンチップ（NoC）の接続性とデータ移動機能をダイ間リンクを介してシームレスに拡張し、複数のダイを統合された1つのアーキテクチャとして動作させることで、この課題に対応します。新製品FlexGen Multi-Dieは、このアプローチを非コヒーレントなAIおよびHPCアーキテクチャ向けに拡張し、キャッシュコヒーレント・システム向けのNcore Multi-Dieを補完します。

さらに、Arterisの統合自動化ソリューションMagillemおよびCycuityハードウェア・セキュリティ保証ソリューションとの組み合わせで拡充されたポートフォリオは、ますます複雑化するマルチダイ設計に対し、データ移動、システム統合、セキュリティを幅広くカバーする技術を半導体エンジニアリングチームに提供します。

「マルチダイ・アーキテクチャは、SoCの登場以来、半導体設計における最も重要な変革の一つです。システムが単一のシリコンの境界を越えて拡張するにつれ、課題は単にチップレットを接続することではなく、アーキテクチャのインテリジェンスをチップレット間で維持することへと変化しています。私たちの目標は、エンジニアリングチームが、システムを別のシリコンへ分割するたびに一から設計し直すことなく、マルチダイ・アーキテクチャのメリットが得られるように支援することです。」

Arteris President兼CEO K. Charles Janac

チップ境界を越えてNoCインターコネクト技術を拡張

モノリシックSoCでは、NoC技術が、プロセッサ、メモリサブシステム、アクセラレータ、その他の機能間の通信とデータ共有を可能にするファブリックとして機能します。マルチダイ・アーキテクチャへ移行すると、それらの機能間に物理的な境界が生じるため、エンジニアリングチームはチップレット間の追加インターフェースを定義し、管理する必要が生じる可能性があります。

Arterisは、システムを一から作り直すことなく、NoCの接続性をそうした境界を越えてシームレスに拡張します。新しいFlexGen Multi-Die NoC IPは、単一のUCIe PHY上で双方向トランザクションをサポートし、PHY面積、消費電力、I/O要件を最大50%削減します。このアプローチにより、各チップレット境界を個別のシステム統合課題として扱うのではなく、ダイ間リンク全体にわたって重要なNoC機能を維持できます。

FlexGen Multi-Dieは、非コヒーレントなAIおよびHPCアーキテクチャ向けに設計されています。限られたチップレットI/Oリソースの利用効率を高める仮想チャネル・リンク技術と、共有ダイ間リンク上で優先度の高いトラフィックのスループットを維持する高度なQoS機構をサポートします。これらの機能により、エンジニアリングチームは、複数のダイにわたって設計を拡張しながら、利用可能な帯域幅を効率的に活用できます。

Arterisのマルチダイ・ポートフォリオ

FlexGen Multi-Die：非コヒーレントなAIおよびHPCアーキテクチャ向け。効率的なデータ移動とQoS機能をダイ境界を越えて拡張します。
Ncore Multi-Die：キャッシュコヒーレントなコンピュート・アーキテクチャ向け。複数ダイ間のコヒーレント接続と効率的なデータ共有を実現します。
Magillem統合自動化：IPパッケージング、チップレットおよびマルチダイ統合、ハードウェア／ソフトウェア統合を自動化し、エンジニアリング作業と開発の複雑さを軽減します。
Cycuityハードウェア・セキュリティ保証*：エンジニアリングチームが開発のより早い段階で脆弱性を特定し、複雑化するマルチダイ・システム全体のセキュリティ要件を検証できるよう支援します。

これらの機能を組み合わせることで、半導体メーカーは、モノリシックSoCからマルチダイ・アーキテクチャへ、より段階的かつ現実的に移行できます。また、設計再利用の向上、統合の複雑さの低減、差別化された製品の市場投入期間短縮を支援します。

モノリシック設計からマルチダイ製品へ

Arterisの顧客は、既存アーキテクチャをシングルダイ実装からマルチダイ製品へ移行する中で、すでに同社の技術を活用しています。

「エージェント型AIのワークロードがクラウド・インフラストラクチャ、エッジ、エンドポイントデバイス全体へ拡大し続ける中、性能、拡張性、開発効率のバランスを取るうえで、マルチダイ・アーキテクチャの重要性が増しています。チップレット間の帯域幅と性能を維持しながらシステム統合を簡素化するソリューションは、エンジニアリングチームによるイノベーションの加速と、差別化された製品の迅速な市場投入を支援します。Arterisによるマルチダイ・ポートフォリオの継続的な拡充は、当社の次世代データセンター、クライアント、ゲーミング、組込みコンピューティング製品に必要な柔軟性と生産性を支えるものです。」

AMD Silicon Design Senior Director Jason Miller

「先進半導体設計の未来は、本質的にマルチダイです。ArterisのUCIeベース・マルチダイ・ソリューションで協業することにより、チップレット統合を簡素化しつつ、次世代のAI、自動車、データセンター向けSoCに必要な拡張性、帯域幅、効率性を実現する技術へ早期にアクセスできます。」

Socionext Global Leading Group Executive Chief Engineer Daisuke Murakami

より広範なチップレット・エコシステムの構築に向けて

マルチダイ採用の拡大に伴い、NoC技術、ダイ間インターフェース、チップレットIP、設計ツール、先進パッケージング技術間の相互運用性がますます重要になります。Arterisは、半導体IPおよびエコシステムのパートナーと連携し、統合リスクを低減するとともに、マルチダイ設計における再利用性の高い基盤の確立を支援しています。

「フィジカルAIシステムには、厳しい消費電力、性能、安全性、セキュリティ、信頼性の要件を満たしながら、多様なコンピューティング技術をシームレスに統合する、用途に最適化された推論機能とスケーラブルなアーキテクチャが必要です。包括的なCadence Physical AIプラットフォーム、IP、セキュリティ・ソリューションとArterisのNoC IPを組み合わせることで、両社の協業は、シリコン実現の加速と、クラウドからエッジまでの信頼できるシステム展開を可能にします。この再利用可能な基盤により、お客様はフィジカルAIシステムをより効率的に拡張し、開発リスクを低減し、市場投入期間を短縮できます。CadenceとArterisは、仕様策定からシリコン、導入までをシームレスにつなぐ道筋を提供し、フィジカルAIエコシステム全体のイノベーションを加速します。」

Cadence Silicon Solutions Group R&D Vice President David Glasco

「オープンなチップレット・エコシステムには、特殊なダイを拡張可能で製造可能なシステムへ統合しやすくするアーキテクチャ・フレームワークが必要です。当社は、OCP由来のチップレット・アーキテクチャの開発にArteris FlexGen技術を活用する計画です。インテリジェントなダイ間接続と、Silitronicsのシステムレベル設計、先進パッケージング、ヘテロジニアス統合機能を組み合わせ、お客様による差別化されたマルチダイ・ソリューションの迅速な市場投入を支援します。」

Silitronics Systems and Advanced Packaging CTO Suresh Subramaniam, Ph.D.

「マルチダイ設計がAIおよび高性能コンピューティングのイノベーションにおいてますます中心的な存在となる中、チップレット・エコシステム全体の相互運用性は、設計の複雑さを低減し、採用を加速するうえで極めて重要です。高帯域・低レイテンシのダイ間接続を提供するSynopsysのシリコン実証済みUCIe IPと、マルチダイ設計向けArteris Ncore Cache Coherent NoC IPとの相互運用性が正常に検証されたことで、お客様は確信を持ってチップレットを統合し、統合リスクを低減し、シリコンの成功を実現できます。」

Synopsys Product Management Senior Vice President Neeraj Paliwal

「UCIeは、異なる機能やプロセス技術にまたがるチップレット統合に向けた、オープンで高性能な基盤を提供します。UniVista UCIe IPとArteris Ncore Multi-Dieの相互運用性をArterisと共同で検証することにより、AI、高性能コンピューティング、その他の計算負荷の高いアプリケーション向けに、拡張可能でキャッシュコヒーレントなマルチダイ設計への、より統合された道筋をお客様へ提供することを目指します。」

UniVista Vice President Mao Liu

チップレットの未来に向けた現実的な道筋

将来のAIコンピューティングシステムには、高度なヘテロジニアス・システムの開発と提供を加速するため、Arterisが業界に提供するようなシームレスなデータ移動ソリューションが必要です。新しいFlexGen Multi-Dieは、非コヒーレント接続をダイ境界を越えて透過的に拡張し、将来のマルチダイSoC実装における多様な接続要件への対応を可能にします。

拡充されたArterisのマルチダイ・ソリューションは、アーリーアクセス・パートナーおよび戦略顧客向けに提供を開始しています。詳細は、Arterisのマルチダイ・ソリューションページをご覧ください。 arteris.com/multi-die

Arterisについて

Arterisは、安全性、信頼性、セキュリティを備えた高性能かつ低消費電力のシリコン開発を加速する半導体技術のリーディングプロバイダーです。Arterisの革新的な製品は、ネットワークオンチップ（NoC）インターコネクトIP、統合自動化のためのシステムオンチップ（SoC）ソフトウェア、ハードウェア・セキュリティ保証により、データ移動を最適化し、現代のAI時代における複雑さの軽減を支援するよう設計されています。これらの製品は世界有数のテクノロジー企業で採用され、全体的な性能とエンジニアリング生産性の向上、リスク低減、コスト削減、最先端設計の市場投入期間短縮に貢献しています。詳細はarteris.comをご覧ください。

* 一部の市場では提供していません。

将来予測に関する記述
本プレスリリースには、1995年米国民事証券訴訟改革法（Private Securities Litigation Reform Act of 1995）の定義に基づく将来予測に関する記述が含まれています。これには、当社の期待、計画、目標、見通し、予想される財務または事業上の結果、市場機会、製品開発、および／または事業戦略に関する記述が含まれます。これらの記述は、経営陣の現在の期待、見積もり、仮定、予測に基づくものであり、過去の事実ではありません。「～する可能性がある」、「～するであろう」、「～しうる」、「～するはずである」、「予想する」、「見込む」、「確信する」、「推定する」、「計画する」、「意図する」、「予測する」、「潜在的な」およびこれらに類する表現は、将来予測に関する記述であることを示すことを意図しています。

これらの記述には、実際の結果が明示または黙示された内容と大きく異なる原因となり得るリスクおよび不確実性が伴います。これには、経済および市場環境、サプライチェーン上の制約、技術開発、規制変更、訴訟、サイバーセキュリティ・リスク、資本調達の可否、その他のリスクが含まれます。これらおよびその他のリスクに関する追加情報は、当社が米国証券取引委員会（SEC）へ提出する書類に記載されています。

将来予測に関する記述は、本プレスリリースの日付現在の内容に限られます。当社は、適用法令で義務付けられる場合を除き、将来予測に関する記述を更新または修正する義務を負いません。

メディア窓口

Gina Jacobs
Arteris
+1 408 560 3044
newsroom@arteris.com

このプレスリリースは、CLEAR® Verified 認定を受けた個人によって公開されました。

Arteris、マルチダイ／チップレットベース アーキテクチャへの業界移行を加速

Arteris、マルチダイ／チップレットベースアーキテクチャへの業界移行を加速